## PATENT ABSTRACTS OF JAPAN



(11)Publication number:

59-232464

(43) Date of publication of application: 27.12.1984

(51)Int.CI.

H01L 29/80 H01L 21/28

(21)Application number: 58-106799

(71)Applicant: HITACHI LTD

(22)Date of filing:

16.06.1983

(72)Inventor: MORIMITSU HIROSHI


KUROKAWA ATSUSHI

## (54) COMPOUND SEMICONDUCTOR DEVICE

## (57)Abstract:

PURPOSE: To prevent the variation of pinch-off voltage caused by an usual heat treatment in manufacturing process by forming a gate electrode out of two layers in which high-melting-point metal is used for the first layer of the substrate side and aluminum is used for the second layer.

CONSTITUTION: On a semiconductor substrate 11, a source electrode 14, a drain electrode 15 and a gate electrode 16 using Schottky barrier are arranged to form a Schottky barrier FET. The gate electrode 16 is formed out of two layers and for the first layer 161 on the substrate side, the high-melting-point metal using at least one selected out of molybdenum (Mo), tungsten (W), tantalum (Ta), niobium (Nb), hafnium (Hf), chromium (Cr) and titanium (Ti) is used, and for the second layer 162 on another side, aluminum is used. Consequently, a position of the Schottky barrier is fixed in the position when forming gate electrodes and is not moved by the heat treatment during the following manufacturing process thereby preventing variation of pinch-off voltage.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(9 日本国特許庁 (JP)

**0** 特許出願公開

<sup>®</sup> 公開特許公報 (A)

昭59-232464

①Int. Cl.<sup>2</sup>H 01 L 29/8021/28

識別記号

庁内整理番号 7925--5 F 7638--5 F 砂公開 昭和59年(1984)12月27日

発明の数 1 審査請求 未請求

(全 3 頁)

### 60化合物半導体裝置

20特

額 昭58-106799

る圧

頭 昭58(1983)6月16日

⑩発 明 者 森光麿

國分寺市東恋ケ淺一丁目280番 地株式会社日立製作所中央研究 所内 ⑦ 明 者 類川 敦

小平市上水本町1450番地株式会 社日立製作所武蔵工場内

砂出 願 人 株式会社日立製作所

東京都千代田区神田駿河台 4 丁

自6番地

四代 理 人 弁理士 中村韩之助

#### 명 3m 42

- 1. 范明の名称 化合物半勒体装置
- 2. 特許研状の範囲

1) 事事体終板上にソースを概、ドレイン電観およびショットキバリヤを別いたゲート影像を影成したショットを隠立と野政県トランジスタを少なくとも有する化合物準確等破骸であって、新記が一ト電磁を2級に形成し、その話板側の第1配に高面点金属を、他の側の第2面にアル(エクム(人人)を用いたことを神徹とする化合物半導体酸酸。
(2) 特許辨水の範囲採り項に配級の化合物半群体と、キリブデン(Mo)、タンチステン(W)、タンテステン(W)、タンテステン(W)、タンテステン(W)、タンテステン(W)、タンテステン(W)、タンテステン(W)、タンテステン(W)、タンテステン(W)、タラム(Cr)、キタン(Ti)の群から選ばれた少なくとも一者を用いたくとを特徴とする化合物や部体質面。

 売明の預制な説明 (発明の利用分野) 本類別は、半球体毒板上に形成されるショット 中障壁電界効果トランジスタ(以下 MESPET と記す)において、数的に安定でかつリート抵抗の低いゲート電板を有するようにした化合物単純体設置に関するものである。

#### (発明の背景)

GaAs MESPBTのゲート電極いわゆるショットキ電極に要求される整能のなかで代表的なものは、高耐熱性と低電気振視後である。GoAs 半導体基質上の単層の金銭を描では、とれらの性傷を共に満たすととは困難である。観米のALゲート電荷は、符易に蒸舞でき、密撃艦も良く、かつ電気抵抗が低いととから、よく用られてきた。しかし、紫子仰成でゲート電荷形成後に行われる熱烈震出投、倒えばSiOsのCVD(化学器智能)プロセス時に動板加強を受けると、ALがCaAs 張展内に拡張し、ピンナオフ電圧(Vo)がイネン行込みで設定したでから変動してしまう。そして、この変調がよけるないの再現は関係であった。また、このMESPET

## 特制昭59-232464(2)

を高級で動作させた場合、その劣化現象が増大し、 特性を劣化させるという問題があった。また、 GaAs MESFETなよびこれを主要器成要素とする CaAs IC(集放回路)において、発表の際に受け る熱処理による特性変化を防ぐ必要があるという 欠点があった。

F p 🐞

#### (発明の目的)

本発明の目的は、上記した従来技術の欠点をな くし、その製造工程で受ける過常の熱処理によっ てほピンチャッ征旧 Vo が変動することなく、祭 削に安定でかつ高値顕微を有し、しからケート態 抗のほいゲートな裾を有する CaAs MESTET を 強係するしとにある。

## 「死明の母祭)

水雅明は、上記目的を遊戯するため、デート舞 截を2層に形成し、その遊転側の第1層に高融点 金溝を、節2盤にアルミニウムを用いるととが、 その要点である。

高温状態では、 CaAs 弥単維体表頭に政策された 金属が単導体中へ拡散して、ショットギ段盤の位 彼が平準体内部へ移動していく現象が切られてい る。そして、この拡散する量は金数の種類によっ て胴なり、金(Au)、白金(外)等は拡散開始温度 が350で以下の低弱である。一方、選邦金属、例 えばタンピステン (w)、ケンタル(Ta)、ニオブ (Nb)、ハフニウム(用)、モリブデン(Mo)、チク ン (Ti)、9 o L (Cr) 等の高敞点金額は、その葉 放照始級皮が比較的高いものが多い。このため、 本報明のCとく、ショット中欧盟を形成する第1 の金属版に上記した商願点食店を、第2の食店類 化低低抗の AL を用いれば、ショットキ際数の位 段がゲート電極形成時の位像と脳定され、以後の 要適工程中で受ける點処理によって変頭しないた め、ピンテオフ粧圧 Vo を制御しやすくなる。ま た、第2の金属圏を形成する Ae は緊気伝導度が 高いので、低抵抗のゲート電極を実現することが できる。さらに、振りの金融間を形成する高限点 金銭は、Aeが GaAsへ拡散するのを断ぐ位後ハリ アとして個くため、無処理に対して安定した電路 となっている。また、AC は高融点会既に対して快

# 着性が良いので、Cの2階殿はリフトオフを使っ

て容易にゲート電磁に形状加工することが可能で ある。

#### (発明の実施例)

以下、本発明の一般節例を説明する。第1〇日 は試作した CaAs 半導体複数中の CaAs - MESFET の…断頭を示す断面図、同図(0)はその部分征火図 である。国において、11 は半粒糠性の GeAe 結晶 奴であり、てれに Si イポンをイオン杉込み供によ って往入し、 800 C、 20 分四 アニール し、 **活性**層 12を形成し、オーミック電磁の低度性振航を実現 するためにその両側に nt 顧13を彫成する。次に、 ソース悠極10とドレイン電板15として、AuGe(Ga 3 重異多)、Ni、Au の 3 周城 (歴界の合計 3009 A) を蒸着し、水黒紫斑魚中でブロイレ、オーミック 電流を形成する。さられ、ゲート電転16として、 Mo 駅 161 を厚さ 500 Å、AL 版 162 を厚さ 1000~ 2000万に、それぞれ電子ピーム成響波あるいはス パッタ蘇身彼によって独幹する。なお、以下、二 植材料の数層を数勝順に Mo/AL のどとく 記述す

る。その後、顧問他縁版打として、PSG頭を彫さ 6000Åに常圧 CVD 強によって必転し、演説の部 分に電極孔18をホトリソグラフィ技術によって形 成する。最後に、第2届目の配施金属剤/9として、 利えば Mo/Au を約 1.450 の原さに被別する。この 間ケート電板16能成後の製造工程で400での無処 期を受けるが、CaAs 中への Mo の鉱放によって起 こるピンチオフUSE Voの 契酌は視測されなかっ

難る閾は、デート電威に Mo/Ae を用いた CaAs MESPETの、 400 ¢ での粉塩固によるピンテオフ 電圧 7。の時間的な姿勢を測定した結果を示した ものである。この図は、4時間までの熱処理では Vi の変数は組測されず、GeAs 結系的へゲート组 徳の食料である Ma、Al が鉱散していないことを 示している。なお、ショットキダイオードの C-V 特性の測定からも、ゲート電信会院の拡散がない ことが特明している。玄た、ゲート恐極に Mo/AL のほか、W/AL、HI/AL、Nb/AL、Ta/ALを用い た GaAs - MESPET においても、海際に 400℃の烈

## ₩₩\$5-232464(3)

処理に対して安定した特性が得られた。

第3図は、万期間を用いた GaAs MRSPETの、 機々な程度での動処型化よるピンテオフ電低 V。 の時間的密動を測定した結果を示したものである。 この関から、350でより高温では V。の変動がある ことがわかる。そのため、間間絶縁膜17の態度化 は、350で以下でプラズマ Sh Na 膜を用いる。その 結果、Ti/ALのゲート電極16を用いて安定した CaAs MBSFST 特性を得ることができた。また、 Cr/ALゲート電極の場合も、間様な結果が得られ た。

#### [発明の効果]

本発明によれば、GaAs MBSPETおよびこれを主要構成要素とする GaAs IC において、製造工程で受ける通信の原処理ではピンチェフ程匠が変動することなく、しかもゲート振成の低い GaAc MBSPETが得られるので、製剤に高管複雑を行する高速の素子を再現性よく製造することができる。
4. 図面の個別な説明

野!園園は本苑別による CaAc MESPET の一

断面を示す整面図、同箇間はその部分較大図、第 2 図はゲート電枢に Mo/AL を用いた GaAs MBSPET を 400 でで類処理したときのピンチャフ電圧の時 関的な愛動を観度した結果を示す特性図、第3向 はゲート電極に Ti を用いた GaAs MESPET む、 ピンチャフ電圧の変動の熱処理器度化存在示す 特性図である。

#### 符号の観覧

11 GaAs 結 葡 框	:2…症性损
[3 ··· a+ 数	14…ソース位紙
15…ドレイン戦艦	16…ゲート電視
161 ··· Mo IX	162 ··· A& 胶
17…腐田艳绿被	18… 蟹種孔

19…配接金属弱

代租人并想士 中村施之职

